“美”積電之后，半導(dǎo)體產(chǎn)業(yè)鏈的重構(gòu)才剛開(kāi)始

回望2022年的半導(dǎo)體產(chǎn)業(yè)，禁售、斷供、不斷加長(zhǎng)的實(shí)體名單……仍是年度“熱”詞。

當(dāng)技術(shù)、設(shè)備、產(chǎn)品、人才等創(chuàng)新因素在全球的自由流動(dòng)受到約束，半導(dǎo)體產(chǎn)業(yè)高度全球化、高度互聯(lián)的價(jià)值鏈正在遭受沖擊。在科技全球化背景下高速發(fā)展了幾十年的半導(dǎo)體產(chǎn)業(yè)，還有哪些核心凝聚力？未來(lái)的產(chǎn)業(yè)格局乃至商業(yè)模式，是否會(huì)被重塑？被打壓、被制裁的中國(guó)半導(dǎo)體產(chǎn)業(yè)，又有哪些機(jī)會(huì)？

芯片從集成走向分解

超大規(guī)模集成電路設(shè)計(jì)、制造的發(fā)展，使得單芯片SoC成為近幾十年最突出的趨勢(shì)，IP 的復(fù)用性和多樣性，豐富了電子設(shè)備的應(yīng)用體驗(yàn)。旗艦級(jí)智能手機(jī)SoC就是典型代表，集成了CPU、GPU、DSP、ISP、NPU、Modem等眾多不同功能的計(jì)算單元，以及諸多的接口IP，追求的是高度集成化。

不過(guò)，正在崛起的chiplet，則走向了和傳統(tǒng)SoC完全不同的道路。它將復(fù)雜芯片拆解成具有單獨(dú)功能的芯片單元die（裸片），通過(guò)die-to-die將模塊芯片和底層基礎(chǔ)芯片封裝組合在一起，形成一個(gè)系統(tǒng)芯片，以實(shí)現(xiàn)一種新形式的IP復(fù)用。

臺(tái)積電業(yè)務(wù)發(fā)展高級(jí)副總裁Kevin Zhang表示，在他職業(yè)生涯的前20年，主要就是做單片SoC集成。但是，這種方式逐漸走到了極限。

要繼續(xù)讓SoC功耗更低、密度更高、且成本更低，難度變得越來(lái)越大，特別是先進(jìn)制程節(jié)點(diǎn)的成本增加，在不斷削弱SoC成本上的優(yōu)勢(shì)?！八晕覀儼裇oC分成幾塊，業(yè)界稱(chēng)之為chiplet。未來(lái)，我們希望越來(lái)越多的產(chǎn)品，尤其是主流消費(fèi)產(chǎn)品，能夠從這種新的芯片集成方案中受益”， Kevin Zhang表示。

英特爾方面，前兩年也已提出disaggregated設(shè)計(jì)理念，明確從原來(lái)的“大芯片設(shè)計(jì)”轉(zhuǎn)到“支持分塊/分片化設(shè)計(jì)”?！斑@其實(shí)就是把芯片進(jìn)行分解，和業(yè)界所提的chiplet/芯粒的思路是一致的”，英特爾研究院副總裁、英特爾中國(guó)研究院院長(zhǎng)宋繼強(qiáng)表示。

不論是SoC分塊、還是分解設(shè)計(jì)，未來(lái)的芯片設(shè)計(jì)有一點(diǎn)是確定的：應(yīng)用導(dǎo)向會(huì)成為主要思路，通過(guò)預(yù)先集成各種相關(guān)IP，形成可伸縮和擴(kuò)展的功能性平臺(tái)。這是一種更大程度的IP復(fù)用方法，也就是硅片級(jí)別的IP復(fù)用，當(dāng)硬核是以硅片的形式提供時(shí)，也就變成了chiplet，從而快速實(shí)現(xiàn)產(chǎn)品升級(jí)迭代，同時(shí)降低設(shè)計(jì)風(fēng)險(xiǎn)與設(shè)計(jì)成本。

chiplet的無(wú)縫集成是未來(lái)芯片重點(diǎn)之一

近期在“2022 IEEE國(guó)際電子器件會(huì)議”上，英特爾發(fā)布了一個(gè)目標(biāo)：2030年時(shí)，要實(shí)現(xiàn)單芯片中放入1萬(wàn)億晶體管。從當(dāng)前的現(xiàn)實(shí)來(lái)看，這意味著要從2023年到2030年，實(shí)現(xiàn)單芯片上的晶體管數(shù)量從1千億顆變?yōu)?萬(wàn)億顆。

無(wú)論從哪個(gè)角度衡量，這都是一個(gè)相當(dāng)激進(jìn)的目標(biāo)。在具體的實(shí)現(xiàn)方案方面，英特爾介紹了晶體管微縮技術(shù)、新的3D封裝技術(shù)等突破。

在3D封裝技術(shù)的最新進(jìn)展方面，英特爾提出了一個(gè)概念——準(zhǔn)單片芯片（quasi-monolithic chip）。具體而言，它是通過(guò)混合鍵合技術(shù)將互連密度提升10倍，互連間距微縮到3微米，從而實(shí)現(xiàn)芯粒的無(wú)縫集成，打造出所謂的“準(zhǔn)單片芯片”。

英特爾的這一做法，其實(shí)就是通過(guò)混合鍵合技術(shù)、新材料和新工藝，模糊了封裝和芯片制造之間的界限，一方面將3D封裝互連的多個(gè)步驟由封裝廠轉(zhuǎn)移到芯片制造工廠中，另一方面也為頂端芯粒和底部芯粒的大小與相對(duì)位置帶來(lái)最大的靈活性，解決了典型硅通孔的功率和信號(hào)完整性問(wèn)題。

在這個(gè)前瞻性的方案中，我們也可以看到英特爾在未來(lái)路線中對(duì)芯粒/chiplet的重點(diǎn)考量。

新的IP商業(yè)模式有望出現(xiàn)

Chiplet對(duì)半導(dǎo)體產(chǎn)業(yè)鏈的發(fā)展趨勢(shì)和商業(yè)模式，所帶來(lái)的影響可能是深遠(yuǎn)的。

首先可以預(yù)見(jiàn)的就是晶圓廠和封裝廠之間的業(yè)務(wù)轉(zhuǎn)移，就比如上述的“準(zhǔn)單片芯片”方案，在推進(jìn)多個(gè)芯片互連的時(shí)候，它會(huì)把原本是封裝廠的一些工藝流程整合到晶圓廠，而封裝廠只需在準(zhǔn)單片的基礎(chǔ)上做后續(xù)封裝。這一趨勢(shì)現(xiàn)在其實(shí)已經(jīng)有所顯現(xiàn)。

其次，IP芯片化，或是芯片IP化，是未來(lái)可能的業(yè)務(wù)模式。也就是說(shuō)，IP廠商將其IP芯片化，或是傳統(tǒng)的芯片廠商將一些關(guān)鍵技術(shù)拆解后對(duì)外銷(xiāo)售，是可能會(huì)發(fā)生的事情。

現(xiàn)在的IP供應(yīng)方式，通常是用可綜合的軟IP形式，或是和某些工藝節(jié)點(diǎn)完全對(duì)應(yīng)綁定的硬IP形式，來(lái)提供給SoC設(shè)計(jì)廠商。但是，未來(lái)如果chiplet形成很好的互聯(lián)互通標(biāo)準(zhǔn)，在某些IP比較成熟、比較流行的情況下，且某個(gè)工藝節(jié)點(diǎn)做出來(lái)的die會(huì)被大量采用的情況下，將會(huì)有IP廠商往這個(gè)方向發(fā)展。比如在預(yù)先鎖定一些產(chǎn)能的情況下，先做出一些芯粒，這樣就可以供應(yīng)給其他廠商去采用。

對(duì)于芯片設(shè)計(jì)廠商來(lái)說(shuō)，也會(huì)有一定通用性的模塊是可以拆解成小的die，通過(guò)一定的測(cè)試、進(jìn)行相關(guān)定義后，使它更加通用化，從而形成IP，去和其他用戶(hù)的產(chǎn)品進(jìn)行集成封裝。

未來(lái)，通過(guò)將SoC進(jìn)行chiplet化，不同芯?？梢愿鶕?jù)需要選擇各自合適的工藝制程，來(lái)分開(kāi)制造，然后再通過(guò)先進(jìn)封裝技術(shù)進(jìn)行組裝。由于不需要全部都采用先進(jìn)制程在一塊晶圓上進(jìn)行一體化制造，從而可以極大降低芯片的制造成本。

對(duì)于芯片設(shè)計(jì)廠商來(lái)說(shuō)，如果采用chiplet模式，只需設(shè)計(jì)自己的核心芯粒，通過(guò)合適的制程工藝制造即可。其他則可以直接選擇第三方以芯粒形式提供的IP，然后再通過(guò)先進(jìn)封裝技術(shù)進(jìn)行封裝就可以了。這樣可以極大降低芯片的設(shè)計(jì)難度，提升靈活性和效率。

國(guó)內(nèi)IP廠商芯原也預(yù)判了這一趨勢(shì)，稱(chēng)之為集成電路產(chǎn)業(yè)的輕設(shè)計(jì)模式（Design-Lite。根據(jù)芯原的解讀，與目前相對(duì)“重設(shè)計(jì)”的Fabless模式不同，在輕設(shè)計(jì)模式下，芯片設(shè)計(jì)公司將專(zhuān)注于芯片定義、芯片架構(gòu)、軟件/算法以及市場(chǎng)營(yíng)銷(xiāo)等，將芯片前端和后端設(shè)計(jì)、量產(chǎn)管理等全部或部分外包給設(shè)計(jì)服務(wù)公司，以及更多地采用半導(dǎo)體 IP，減少運(yùn)營(yíng)支出，實(shí)現(xiàn)輕量化運(yùn)營(yíng)。

互聯(lián)互通的行業(yè)生態(tài)

盡管有諸多優(yōu)點(diǎn)，但chiplet也不是靈丹妙藥，它只能是一定應(yīng)用需求下，對(duì)性能、成本時(shí)間投入等關(guān)鍵因素的權(quán)衡方案。并且，選取不同供應(yīng)商的 chiplet，需要有統(tǒng)一連接不同制程、不同材料的標(biāo)準(zhǔn)，而互聯(lián)標(biāo)準(zhǔn)的不統(tǒng)一是當(dāng)前chiplet 發(fā)展的關(guān)鍵瓶頸之一。

業(yè)界已經(jīng)看到了這一挑戰(zhàn)，今年3月成立的UCIe（ Universal Chiplet Interconnect Express）聯(lián)盟，是 Intel、AMD、Arm、高通、三星、臺(tái)積電、日月光、Google Cloud、Meta 和微軟等公司聯(lián)合成立的。國(guó)內(nèi)廠商方面，燦芯半導(dǎo)體、憶芯科技、芯耀輝、牛芯半導(dǎo)體、芯云凌、長(zhǎng)鑫存儲(chǔ)、超摩科技、希姆計(jì)算、世芯電子、阿里巴巴、OPPO、愛(ài)普科技、芯動(dòng)科技、藍(lán)洋智能等都已成為UCIe聯(lián)盟成員。

UCIe聯(lián)盟的主要目的就是統(tǒng)一chiplet之間的互連接口標(biāo)準(zhǔn)，通過(guò)定義各類(lèi)接口的物理、電氣特性以及傳輸單元的結(jié)構(gòu)、序列、差錯(cuò)處理、流控等等，從而使chiplet理念更容易落到實(shí)際的芯片設(shè)計(jì)中。

目前，該聯(lián)盟已經(jīng)推出UCIe 1.0標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)是一個(gè)三層協(xié)議。物理層負(fù)責(zé)電信號(hào)、時(shí)鐘、鏈路協(xié)商、邊帶等，裸片適配層（Die-to-Die Adapter）為芯粒提供鏈路狀態(tài)管理和參數(shù)協(xié)商，它可選地通過(guò)循環(huán)冗余校驗(yàn) （CRC）和重傳機(jī)制保證數(shù)據(jù)的可靠傳輸，UCIe接口通過(guò)這兩層與標(biāo)準(zhǔn)互連協(xié)議層相連。

UCIe架構(gòu)（來(lái)源: UCIe白皮書(shū)）

有業(yè)界人士認(rèn)為，UCIe接口技術(shù)標(biāo)準(zhǔn)化以后，既為在芯粒技術(shù)上相對(duì)落后的廠商提供了技術(shù)路線，也可以讓符合標(biāo)準(zhǔn)的、由不同制造商生產(chǎn)的芯粒自由組合，從而為先進(jìn)封裝技術(shù)的繁榮普及奠定基礎(chǔ)。隨著標(biāo)準(zhǔn)的確定，也為未來(lái)異構(gòu)芯片的集成鋪平了總線標(biāo)準(zhǔn)的道路。

寫(xiě)在最后

chiplet會(huì)不會(huì)帶來(lái)一次對(duì)傳統(tǒng)半導(dǎo)體產(chǎn)業(yè)鏈的重構(gòu)？UCIe能否成為未來(lái)產(chǎn)業(yè)新的核心凝聚力？

可以確定的是，未來(lái)芯片更將是“你中有我、我中有你”的復(fù)雜復(fù)用和互聯(lián)關(guān)系，而真正發(fā)掘chiplet潛能、發(fā)揮模塊化分解式架構(gòu)的力量，需要一個(gè)更為開(kāi)放的生態(tài)。

對(duì)于中國(guó)半導(dǎo)體而言，chiplet被視為中國(guó)與國(guó)外差距相對(duì)較小的技術(shù)領(lǐng)域，有望帶領(lǐng)產(chǎn)業(yè)鏈相關(guān)環(huán)節(jié)的企業(yè)實(shí)現(xiàn)質(zhì)的突破。目前看到，中國(guó)企業(yè)已經(jīng)在這一領(lǐng)域有所作為，并且積極加入國(guó)際生態(tài)圈，投入相關(guān)行業(yè)規(guī)范、標(biāo)準(zhǔn)的完善中，這對(duì)下一步的產(chǎn)業(yè)方向來(lái)說(shuō)，都是非常積極的信號(hào)。