海光社招崗位曝光

海光信息新open社招崗位，至少需要3年Match的工作和項目經(jīng)驗。(有需要的請看)

1. 處理器設(shè)計專家

工作地點：北京 上海 蘇州 成都

工作職責(zé)：

負責(zé)在CPU微架構(gòu)邏輯設(shè)計某一技術(shù)方向產(chǎn)品技術(shù)競爭力達到國內(nèi)領(lǐng)先、國際先進水平跟蹤新結(jié)構(gòu)、新方法，識別技術(shù)發(fā)展趨勢，規(guī)劃關(guān)鍵技術(shù)演進路徑參與關(guān)鍵技術(shù)點評審、決策指導(dǎo)、帶領(lǐng)高級主管及以上工程師開展創(chuàng)新型研發(fā)工作

任職要求：

業(yè)界領(lǐng)先CPU研發(fā)團隊的核心骨干10年以上高性能CPU微結(jié)構(gòu)設(shè)計、高主頻低功耗技術(shù)研發(fā)經(jīng)驗精通微結(jié)構(gòu)與power,perf,area(PPA)交互良好團隊合作精神，工作態(tài)度積極

2. 處理器設(shè)計工程師

工作地點：北京 上海 蘇州 成都

工作職責(zé)：

負責(zé)電路的性能、功耗、面積進行評估與架構(gòu)一起優(yōu)化微架構(gòu)實現(xiàn)處理器內(nèi)部模塊設(shè)計和代碼編寫負責(zé)模塊級的功能驗證和性能分析，協(xié)助驗證工程師進行系統(tǒng)級仿真驗證負責(zé)處理器電路性能和功耗優(yōu)化設(shè)計文檔撰寫

任職要求：

計算機科學(xué)、計算機工程或電子工程等相關(guān)專業(yè)學(xué)位，碩士以上學(xué)歷優(yōu)先考慮。3年以上相關(guān)工作經(jīng)驗熟練掌握verilog/VHDL設(shè)計語言掌握基本IC設(shè)計流程，能與架構(gòu)和后端一起進行設(shè)計優(yōu)化

擁有以下經(jīng)驗者優(yōu)先考慮：

能進行時序和功耗調(diào)優(yōu)擁有計算機體系結(jié)構(gòu)知識，X86/RISC-V/ARM或任何一種處理器架構(gòu)和微架構(gòu)推測執(zhí)行和亂序執(zhí)行, Cache Coherence，Power Management，Security等領(lǐng)域知識熟練掌握仿真、DC綜合、形式驗證、STA時序分析及驗證、PTPX功耗分析等技能有最新處理器設(shè)計經(jīng)驗

3. 處理器中端實現(xiàn)工程師

工作地點：北京 上海

工作職責(zé)：

負責(zé)綜合技術(shù)探索，尋找適合CPU設(shè)計的in-house工具的算法，提升CPU開發(fā)效率以及優(yōu)化性能和功耗針對結(jié)構(gòu)化設(shè)計優(yōu)化半定制化電路設(shè)計效率和性能，包括但不限于定制化placement等持續(xù)挖掘工藝的優(yōu)勢，找到適應(yīng)工藝特性的方法，獲取最優(yōu)的PPA收益探索低功耗流程，包括但不限于減少glitch導(dǎo)致功耗，減少整體的cap等探索net優(yōu)化方法以及約束工具為特定電路選擇合適cell達到全局最優(yōu)

任職要求：

微電子、計算機等相關(guān)專業(yè)碩士及以上學(xué)歷6年以上芯片設(shè)計實現(xiàn)經(jīng)驗，有高性能或低功耗產(chǎn)品成功量產(chǎn)經(jīng)驗者優(yōu)先掌握Verilog語言，靜態(tài)時序概念清晰熟悉前端設(shè)計流程（Synthesis/Timing/LEC/CDC/ECO等）以及熟悉EDA工具（DesignCompiler/Genus, PrimeTime, Formality/Conformal, Spyglass/0in, VCLP, ICC2/FC/Innovus等）熟悉腳本語言，tcl，perl，或python具有良好的溝通與組織協(xié)調(diào)能力

4. PHY數(shù)字邏輯設(shè)計與Serdes設(shè)計工程師

工作地點：北京 上海 蘇州 成都 天津
5年以上工作經(jīng)驗

工作職責(zé)：

負責(zé)PacketToPacket、Chiplet高速互連接口配套數(shù)字邏輯設(shè)計開發(fā)，模擬IP對接維護與管理，基于規(guī)格需求的設(shè)計方案制定、文檔編寫及設(shè)計開發(fā)負責(zé)DXIO/PCS/USB/SATA/XGBE等模塊設(shè)計實現(xiàn)，編寫Spec、設(shè)計文檔和RTL代碼配合中后端人員，分析處理DFX、SYN、SDC、STA、GCA、CDC、EGADS等報告和問題配合驗證和測試人員，分析仿真驗證、EMU測試、芯片測試和芯片使用中的各種問題負責(zé)硅后問題調(diào)試與解決

任職要求：

熟練掌握芯片設(shè)計、芯片驗證流程及VCS、Verdi等調(diào)試工具有大規(guī)模邏輯電路設(shè)計經(jīng)驗，具備成功流片經(jīng)歷從事過PHY IP開發(fā)、調(diào)試工作，具備流片經(jīng)歷經(jīng)驗優(yōu)先掌握數(shù)字設(shè)計物理實現(xiàn)約束原理，熟悉SYN、SDC、STA、UPF，熟悉低功耗設(shè)計熟悉LINT, CDC等代碼質(zhì)量檢查，熟悉SDC及前后端交互流程熟練掌握LINT/CDC代碼檢查流程及Check Rule熟悉常用AXI總線等IP設(shè)計，具有多年RTL編寫經(jīng)驗者優(yōu)先熟悉PCIe、XGBE、IB物理層協(xié)議和設(shè)計或有相關(guān)經(jīng)驗者優(yōu)先

5. PCS/PHY驗證工程師

工作地點：天津市、上海市、成都市

工作職責(zé)：

負責(zé)高速接口模塊及子系統(tǒng)的PCS/PHY層功能驗證，根據(jù)設(shè)計文檔及協(xié)議規(guī)范，制定驗證計劃，驗證策略根據(jù)驗證計劃，編寫驗證平臺，驗證用例，分析調(diào)試驗證用例代碼及功能覆蓋率收集、分析與提升子系統(tǒng)/模塊級仿真驗證的覆蓋率開展驗證質(zhì)量檢查活動，確保達到tape out要求建立和改進驗證任務(wù)的流程、規(guī)范和方法配合相關(guān)團隊進行硅后問題，EMU問題調(diào)試

任職要求：

熟練掌握System Verilog和UVM驗證方法學(xué)，能獨立搭建驗證環(huán)境的和制定測試驗證計劃熟練掌握一種或多種計算機程序設(shè)計語言或工具：C , Perl , Python , Shell, make, ruby等熟悉驗證相關(guān)EDA工具(VCS, Verdi)的使用，熟悉formal驗證工具優(yōu)先熟悉IC驗證開發(fā)流程熟練掌握數(shù)字電路的知識，熟悉計算機組成原理，計算機體系結(jié)構(gòu)具有非常強的問題分析解決能力，良好的團隊溝通協(xié)調(diào)能力，學(xué)習(xí)能力具有高速串行接口協(xié)議的相關(guān)驗證經(jīng)驗，如：PCIE、USB、SATA、Ethernet等優(yōu)先，具有基本的Serdes PHY應(yīng)用知識更佳計算機，電子等相關(guān)專業(yè)優(yōu)先，本科及以上掌握門級仿真的流程及基本知識，具有門級仿真經(jīng)驗優(yōu)先

6. CPU AI架構(gòu)工程師

工作地點：北京 上海 蘇州 成都

工作職責(zé)：

關(guān)注AI和大模型LLM領(lǐng)域的最新發(fā)展動態(tài)，分析業(yè)內(nèi)常用的AI/LLM應(yīng)用框架在CPU側(cè)的workload負載特性，指導(dǎo)CPU架構(gòu)在AI/LLM領(lǐng)域的設(shè)計優(yōu)化并為下一代CPU產(chǎn)品的在AI應(yīng)用方面的演進方向提供建議關(guān)注CPU相關(guān)的產(chǎn)業(yè)界/學(xué)術(shù)界最新發(fā)展動態(tài)，與CPU架構(gòu)師一起，針對CPU產(chǎn)品做架構(gòu)設(shè)計優(yōu)化與參數(shù)調(diào)優(yōu)

任職要求：

至少5年工作經(jīng)驗熟悉AI/LLM大模型應(yīng)用workload特性，熟悉AI/LLM訓(xùn)練推理軟件框架，例如Megatron-LM/DeepSpeed/vLLM等熟悉x86或ARM平臺針對“架構(gòu)/微架構(gòu)特性”進行性能調(diào)優(yōu)的方法熟悉vTune/Perf等性能分析工具的使用與解決性能問題的方法了解多核處理器的架構(gòu)特點，例如：亂序特性/cache一致性/互聯(lián)/訪存等

加分項：

有x86或ARM平臺AI/LLM/HPC等各類workload負載特性分析與性能調(diào)優(yōu)經(jīng)驗者優(yōu)先有LLM大模型CPU平臺部署或算子調(diào)優(yōu)相關(guān)經(jīng)驗者優(yōu)先有CPU集群/分布式系統(tǒng)部署與性能調(diào)優(yōu)經(jīng)驗者優(yōu)先

7. 算法IC設(shè)計工程師

工作地點：北京 上海 蘇州 成都

工作職責(zé)：

分析項目需求，選擇適合的算法模型和架構(gòu)，對性能、功耗及面積進行分析和權(quán)衡，進行微架構(gòu)設(shè)計，制定相關(guān)的設(shè)計規(guī)格和文檔；交付算法IP算法IP功能設(shè)計、安全設(shè)計和實現(xiàn)：負責(zé)設(shè)計和實現(xiàn)密碼IP模塊，確保其功能符合安全要求根據(jù)項目需求，完成相關(guān)模塊的驗證，確保模塊功能符合設(shè)計規(guī)范針對算法模塊，進行性能、功耗的優(yōu)化，滿足項目的具體需求負責(zé)優(yōu)化算法和架構(gòu)，以提高系統(tǒng)性能和降低功耗

任職要求：

計算機、電子工程及相關(guān)專業(yè)碩士以上學(xué)歷，具有3年以上工作經(jīng)驗精通數(shù)字信號處理算法、圖像處理、加密算法等相關(guān)領(lǐng)域的技術(shù)熟悉ASIC/FPGA開發(fā)流程及相關(guān)設(shè)計工具（如Vivado, Synopsys, Cadence等）熟悉Python、Matlab等編程語言，能夠進行算法的仿真與驗證具備扎實的數(shù)字電路基礎(chǔ)和良好的邏輯思維能力良好的溝通能力和團隊協(xié)作精神

優(yōu)先條件：

有密碼學(xué)相關(guān)算法（如AES, RSA, ECC等）開發(fā)經(jīng)驗者優(yōu)先有數(shù)字信號處理相關(guān)項目經(jīng)驗者優(yōu)先有AI/ML相關(guān)算法開發(fā)經(jīng)驗者優(yōu)先熟悉硬件設(shè)計與開發(fā)、RTL設(shè)計等方面的知識者優(yōu)先

8. 低功耗設(shè)計工程師

工作地點：北京 上海 蘇州 成都

工作職責(zé)：

負責(zé)低功耗芯片架構(gòu)和設(shè)計方案的研究，探索高效能低功耗設(shè)計的實現(xiàn)方法優(yōu)化芯片設(shè)計，以降低功耗，提升效率根據(jù)項目需求，制定相關(guān)功耗預(yù)算、進行功耗分析并提出優(yōu)化建議負責(zé)設(shè)計階段的功耗分析，確保設(shè)計滿足功耗要求協(xié)調(diào)和支持與功耗相關(guān)的驗證和測試工作，跟蹤功耗測試結(jié)果并提出改進方案

任職要求：

電子工程、計算機或相關(guān)專業(yè)碩士及以上學(xué)歷，具有3年以上相關(guān)工作經(jīng)驗熟悉數(shù)字電路的功耗分析方法與工具，了解功耗優(yōu)化的設(shè)計技巧精通低功耗技術(shù)，熟悉動態(tài)功耗管理、時鐘門控、功耗優(yōu)化等方面的設(shè)計熟悉Power/Area/Performance (PAP)設(shè)計平衡，具有實際的低功耗芯片設(shè)計經(jīng)驗熟悉低功耗設(shè)計相關(guān)EDA工具（如PrimeTime PX, PowerCompiler等）具有強烈的創(chuàng)新精神、團隊協(xié)作能力及較強的溝通能力

優(yōu)先條件：

有芯片流片經(jīng)驗者優(yōu)先有ARM架構(gòu)、SOC設(shè)計經(jīng)驗者優(yōu)先有射頻或高速電路設(shè)計經(jīng)驗者優(yōu)先

9. 驗證工程師（數(shù)字設(shè)計方向）

工作地點：北京 上海 蘇州 成都

工作職責(zé)：

負責(zé)芯片數(shù)字部分的驗證工作，確保設(shè)計符合功能和性能要求設(shè)計和實現(xiàn)驗證計劃，并編寫驗證用例，執(zhí)行驗證工作并分析驗證結(jié)果負責(zé)開發(fā)驗證環(huán)境和測試平臺，進行仿真、模擬和硬件驗證與開發(fā)團隊協(xié)作，幫助調(diào)試和優(yōu)化數(shù)字設(shè)計，解決驗證過程中發(fā)現(xiàn)的問題

任職要求：

計算機、電子或相關(guān)專業(yè)本科及以上學(xué)歷，具有3年以上數(shù)字設(shè)計驗證經(jīng)驗熟悉SystemVerilog，UVM等驗證語言，能夠獨立搭建驗證環(huán)境具有豐富的數(shù)字電路設(shè)計和驗證經(jīng)驗，熟悉RTL設(shè)計流程熟悉常用EDA工具，如VCS、ModelSim、Verdi等能夠分析并解決復(fù)雜的設(shè)計和驗證問題良好的溝通和團隊合作能力

優(yōu)先條件：

有高速接口設(shè)計（如PCIe、Ethernet等）驗證經(jīng)驗者優(yōu)先有CPU架構(gòu)或SOC設(shè)計驗證經(jīng)驗者優(yōu)先熟悉硬件/軟件協(xié)同驗證及仿真加速方法者優(yōu)先

10. FPGA工程師

工作地點：北京 上海 蘇州 成都

工作職責(zé)：

負責(zé)FPGA設(shè)計與實現(xiàn)，進行功能驗證、時序優(yōu)化、性能調(diào)優(yōu)基于系統(tǒng)設(shè)計需求，完成FPGA架構(gòu)和模塊設(shè)計，并編寫相關(guān)文檔參與硬件設(shè)計評審，設(shè)計及調(diào)試驗證工作，確保項目按時交付進行FPGA的功能驗證、測試及系統(tǒng)級調(diào)試，確保芯片符合設(shè)計要求

任職要求：

電子工程、計算機等相關(guān)專業(yè)本科及以上學(xué)歷，具有3年以上FPGA開發(fā)經(jīng)驗精通Verilog/VHDL語言，熟悉FPGA開發(fā)工具（如Vivado、Quartus等）熟悉FPGA硬件設(shè)計流程，能夠獨立完成FPGA設(shè)計、開發(fā)和調(diào)試熟悉FPGA驗證方法和工具，具有一定的時序和性能優(yōu)化能力良好的團隊合作能力和溝通能力

優(yōu)先條件：

有高速數(shù)字電路設(shè)計經(jīng)驗者優(yōu)先有Xilinx、Intel FPGA開發(fā)經(jīng)驗者優(yōu)先有嵌入式系統(tǒng)開發(fā)經(jīng)驗者優(yōu)先

如何申請：如果您有興趣并符合要求，請發(fā)送您的簡歷和相關(guān)材料至招聘郵箱，或者直接聯(lián)系文章末尾的小助手微信號進行私聊咨詢。