芯耀
1720
ST 65納米HSSL IP是一款抗輻照的高性能SerDes，采用ST CMOS065LP低功耗65納米CMOS技術(shù)開發(fā)，并提供僅Flip芯片布局，內(nèi)置2KV ESD保護(hù)。它具有8個(gè)通道（4個(gè)發(fā)送+4個(gè)接收），供電電壓為1.2伏特。
該IP集成了一個(gè)PLL和四個(gè)相同的數(shù)據(jù)切片。每個(gè)數(shù)據(jù)切片由一個(gè)數(shù)據(jù)傳輸通道和一個(gè)數(shù)據(jù)接收通道組成。PLL提供非常穩(wěn)定的6.25 GHz內(nèi)部比特時(shí)鐘，該時(shí)鐘是從較低頻率的輸入?yún)⒖紩r(shí)鐘合成的。此比特時(shí)鐘用于生成每個(gè)傳輸比特時(shí)鐘，并恢復(fù)每個(gè)接收比特時(shí)鐘。
每個(gè)數(shù)據(jù)切片都獨(dú)立地運(yùn)行。在每個(gè)數(shù)據(jù)切片中，發(fā)送器和接收器相互獨(dú)立運(yùn)行，并且可能具有不同的比特率。
設(shè)計(jì)保證每個(gè)數(shù)據(jù)通道（發(fā)送數(shù)據(jù)通道和接收數(shù)據(jù)通道）以獨(dú)立的方式進(jìn)行+/-100ppm的plesiochronous操作。
每個(gè)數(shù)據(jù)切片嵌入了一個(gè)BIST，其中包含PRBS生成器、BER監(jiān)視器、內(nèi)部數(shù)據(jù)通道環(huán)回TX -> RX（每個(gè)數(shù)據(jù)切片中）和TX時(shí)鐘抖動生成器。
閱讀全文
下載ECAD模型
