CPU

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

中央處理器（central processing unit，簡(jiǎn)稱CPU）作為計(jì)算機(jī)系統(tǒng)的運(yùn)算和控制核心，是信息處理、程序運(yùn)行的最終執(zhí)行單元。CPU自產(chǎn)生以來(lái)，在邏輯結(jié)構(gòu)、運(yùn)行效率以及功能外延上取得了巨大發(fā)展。

中央處理器（central processing unit，簡(jiǎn)稱CPU）作為計(jì)算機(jī)系統(tǒng)的運(yùn)算和控制核心，是信息處理、程序運(yùn)行的最終執(zhí)行單元。CPU自產(chǎn)生以來(lái)，在邏輯結(jié)構(gòu)、運(yùn)行效率以及功能外延上取得了巨大發(fā)展。收起

查看更多

電路方案

查看更多

設(shè)計(jì)資料

查看更多
  • AMD EPYC Venice CPU：性能飛躍的新征程與歷代傳奇
    在數(shù)據(jù)中心領(lǐng)域競(jìng)爭(zhēng)日益激烈的當(dāng)下，AMD即將推出的EPYC Venice CPU無(wú)疑是業(yè)界關(guān)注的焦點(diǎn)。據(jù)悉，EPYC Venice CPU將基于全新的Zen 6架構(gòu)打造，并且采用臺(tái)積電2nm制程工藝 ，這也是AMD首次在高性能計(jì)算領(lǐng)域搶下臺(tái)積電最新制程的首發(fā)權(quán)，相比前代制程，2nm工藝在晶體管密度、功耗控制以及性能表現(xiàn)上都有著顯著提升。
    AMD EPYC Venice CPU：性能飛躍的新征程與歷代傳奇
  • Eversource Energy 與 MathWorks 合作
    財(cái)富 500 強(qiáng)公司借助 MATLAB 和 MathWorks 咨詢服務(wù)，應(yīng)對(duì)由分布式能源（包括電動(dòng)汽車、太陽(yáng)能電池板和電熱泵）帶來(lái)的電網(wǎng)不確定性。 全球領(lǐng)先的數(shù)學(xué)計(jì)算軟件開(kāi)發(fā)商 MathWorks 宣布，正在提供概率潮流（PLF）功能，以增強(qiáng)新英格蘭最大的能源公用事業(yè)公司 Eversource Energy 的系統(tǒng)規(guī)劃解決方案。以電動(dòng)汽車、熱泵和太陽(yáng)能電池板的興起為標(biāo)志的快速綠色能源轉(zhuǎn)型給電力分
  • 海光最新x86 CPU曝光，128核512線程！
    海光信息成立于2014年，總部位于北京，是一家專注于CPU、DCU等計(jì)算芯片產(chǎn)品和系統(tǒng)研發(fā)、設(shè)計(jì)、銷售的高科技企業(yè)。海光的產(chǎn)品包括CPU芯片和DCU芯片兩大類：1.?CPU系列：基于x86架構(gòu)，兼容國(guó)際主流生態(tài)，適用于電信、金融、互聯(lián)網(wǎng)等領(lǐng)域。
    海光最新x86 CPU曝光，128核512線程！
  • 一文看懂CPU cache的基本原理
    CPU cache主要是為了解決CPU與內(nèi)存之間的速度不匹配問(wèn)題。CPU cache一般分為多級(jí)，例如L1、L2、L3 cache等。越靠近CPU的cache，速度越快，成本越高，容量越小。L1 cache一般包括指令cache (I-Cache)和數(shù)據(jù)cache(D-Cache)，它們的原理基本一樣，但是D-Cache需要讀取和寫(xiě)入，而I-Cache只會(huì)被讀取，不會(huì)被寫(xiě)入，因此D-Cache更復(fù)雜一些。
    一文看懂CPU cache的基本原理
  • 這家公司填補(bǔ)國(guó)產(chǎn)筆記本電腦CPU空白 主打一個(gè)高性能長(zhǎng)續(xù)航
    4月29日-30日在福州舉辦的第八屆數(shù)字中國(guó)建設(shè)峰會(huì)上，飛騰自研的首款自研筆記本電腦CPU——飛騰騰銳D3000M首次亮相，主打一個(gè)高性能、長(zhǎng)續(xù)航（典型辦公場(chǎng)景下續(xù)航10小時(shí)）。這款芯片填補(bǔ)了國(guó)產(chǎn)筆記本電腦核心處理器的空白，更通過(guò)技術(shù)創(chuàng)新與生態(tài)整合，為信創(chuàng)產(chǎn)業(yè)向消費(fèi)級(jí)市場(chǎng)滲透提供了關(guān)鍵支撐。