加入星計劃,您可以享受以下權(quán)益:
Vivado設(shè)計套件,是FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計環(huán)境。包括高度集成的設(shè)計環(huán)境和新一代從系統(tǒng)到IC級的工具,這些均建立在共享的可擴(kuò)展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。這也是一個基于AMBA AXI4 互聯(lián)規(guī)范、IP-XACT IP封裝元數(shù)據(jù)、工具命令語言(TCL)、Synopsys 系統(tǒng)約束(SDC) 以及其它有助于根據(jù)客戶需求量身定制設(shè)計流程并符合業(yè)界標(biāo)準(zhǔn)的開放式環(huán)境。賽靈思構(gòu)建的Vivado 工具把各類可編程技術(shù)結(jié)合在一起,能夠擴(kuò)展多達(dá)1 億個等效ASIC 門的設(shè)計。
Vivado設(shè)計套件,是FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計環(huán)境。包括高度集成的設(shè)計環(huán)境和新一代從系統(tǒng)到IC級的工具,這些均建立在共享的可擴(kuò)展數(shù)據(jù)模型和通用調(diào)試環(huán)境基礎(chǔ)上。這也是一個基于AMBA AXI4 互聯(lián)規(guī)范、IP-XACT IP封裝元數(shù)據(jù)、工具命令語言(TCL)、Synopsys 系統(tǒng)約束(SDC) 以及其它有助于根據(jù)客戶需求量身定制設(shè)計流程并符合業(yè)界標(biāo)準(zhǔn)的開放式環(huán)境。賽靈思構(gòu)建的Vivado 工具把各類可編程技術(shù)結(jié)合在一起,能夠擴(kuò)展多達(dá)1 億個等效ASIC 門的設(shè)計。收起
查看更多FPGA verilog
簡易交通燈不帶倒計時VIVADO紅綠燈verilog代碼FPGA vivado
羽毛球記分牌設(shè)計VHDL代碼VIVADO仿真FPGA verilog
串行數(shù)據(jù)通信系統(tǒng)設(shè)計Verilog代碼VIVADO仿真FPGA vivado
基于FPGA的三位數(shù)的非負(fù)加法器設(shè)計VHDL代碼VIVADO仿真FPGA verilog
VIVADO售貨機(jī)verilog代碼Nexys4開發(fā)板FPGA 數(shù)碼管
學(xué)號滾動顯示verilog代碼vivado軟件ego1開發(fā)板FPGA 數(shù)碼管
vivado數(shù)字密碼鎖verilog帶詳細(xì)設(shè)計報告ego1開發(fā)板驗(yàn)證FPGA 數(shù)碼管
VIVADO數(shù)字式秒表設(shè)計Basys3開發(fā)板Verilog代碼FPGA verilog
溫濕度傳感器DHT11通過串口UART輸出verilog語言Basys3FPGA 數(shù)碼管
羽毛球計分器Basys3開發(fā)板VHDL代碼帶設(shè)計報告FPGA verilog
基于EGO1開發(fā)板的紅綠燈交通燈設(shè)計verilogFPGA 溫度傳感器
Nexys4開發(fā)板的溫度顯示ADT7420傳感器verilog代碼FPGA verilog
EEPROM測試試驗(yàn)設(shè)計Verilog代碼VIVADO ARTIX-7開發(fā)板FPGA verilog
VIVADO軟件DDS信號發(fā)生器Verilog語言的任意波形發(fā)生器FPGA verilog
正弦波脈寬調(diào)制SPWM波形發(fā)生器verilog語言basys3開發(fā)板