芯耀
1738
在芯片設(shè)計(jì)領(lǐng)域，ECO（Engineering Change Order，工程變更指令） 是一個(gè)關(guān)鍵概念，下面從定義、作用、實(shí)施流程及實(shí)際應(yīng)用等方面詳細(xì)介紹：
一、ECO 的定義
ECO 指芯片設(shè)計(jì)在完成流片（Tape-Out）后，針對(duì)已制造的芯片發(fā)現(xiàn)的微小設(shè)計(jì)缺陷或功能需求變更，所采取的一種局部電路修改方案。它無需重新進(jìn)行完整的芯片設(shè)計(jì)和流片，而是通過修改芯片的金屬層連線、配置可編程邏輯單元（如 FPGA）或調(diào)整存儲(chǔ)單元（如 ROM、寄存器）等方式，實(shí)現(xiàn)對(duì)芯片功能的修正或優(yōu)化。
二、ECO 的核心作用
修復(fù)設(shè)計(jì)缺陷
芯片流片后若發(fā)現(xiàn)邏輯錯(cuò)誤、時(shí)序違規(guī)（如建立 / 保持時(shí)間不滿足）或功能缺失，可通過 ECO 修改電路，避免重新流片的高額成本（一次流片成本可能達(dá)數(shù)百萬至上千萬美元）。
例如：某處理器芯片在測試中發(fā)現(xiàn)緩存控制器存在數(shù)據(jù)一致性問題，可通過 ECO 添加額外的控制信號(hào)路徑來修復(fù)。
滿足需求變更
客戶需求臨時(shí)調(diào)整（如新增接口協(xié)議、優(yōu)化功耗模式）時(shí)，無需重新設(shè)計(jì)芯片，通過 ECO 快速實(shí)現(xiàn)功能迭代。
例：5G 芯片在量產(chǎn)前需支持新的頻段協(xié)議，可通過 ECO 修改射頻前端的配置寄存器邏輯。
降低成本與時(shí)間成本
重新流片需數(shù)月時(shí)間且成本極高，ECO 可將修改周期縮短至數(shù)周，同時(shí)節(jié)省 90% 以上的費(fèi)用，尤其適用于量產(chǎn)前的緊急修正。
支持芯片版本迭代
同一芯片平臺(tái)衍生不同型號(hào)（如高低功耗版本）時(shí)，可通過 ECO 調(diào)整部分電路（如關(guān)閉未使用的模塊），避免重復(fù)設(shè)計(jì)。
三、ECO 的實(shí)施方式與技術(shù)手段
根據(jù)芯片類型（ASIC 或 FPGA）和工藝特點(diǎn)，ECO 主要通過以下方式實(shí)現(xiàn)：
1. 硬件層面修改
金屬層連線調(diào)整
在 ASIC 中，通過添加或修改金屬層的布線（需工藝支持多層金屬），改變信號(hào)路徑。例如：斷開錯(cuò)誤的時(shí)鐘信號(hào)線，重新連接至正確的時(shí)鐘緩沖器。
熔絲（Fuse）或反熔絲（Antifuse）編程
利用熔絲結(jié)構(gòu)（物理熔斷）或反熔絲（擊穿絕緣層）實(shí)現(xiàn)電路連接的永久修改，常見于一次性可編程（OTP）芯片。
可編程邏輯單元配置
在 FPGA 中，通過重新燒寫配置文件（.bit 文件）修改邏輯單元（LE/LUT）的連接關(guān)系或寄存器狀態(tài)。
2. 軟件層面配置
寄存器 / ROM 參數(shù)調(diào)整
通過修改芯片內(nèi)部寄存器的默認(rèn)值或 ROM 存儲(chǔ)的微代碼，修正功能邏輯。例如：更新 USB 控制器的枚舉協(xié)議參數(shù)。
時(shí)鐘 / 電源域控制
調(diào)整時(shí)鐘分頻比或電源域開關(guān)策略，優(yōu)化功耗或時(shí)序（如降低非關(guān)鍵模塊的工作頻率）。
四、ECO 的實(shí)施流程
問題定位與評(píng)估
通過芯片測試（如 ATE 測試、FPGA 原型驗(yàn)證）確定缺陷位置，評(píng)估 ECO 修改的可行性（如是否涉及底層電路，金屬層布線資源是否充足）。
設(shè)計(jì)修改方案
使用 EDA 工具（如 Synopsys IC Compiler、Cadence Virtuoso）生成 ECO 腳本，定義需要修改的網(wǎng)表（Netlist）節(jié)點(diǎn)或布線路徑。
仿真驗(yàn)證
對(duì) ECO 方案進(jìn)行時(shí)序仿真、功能仿真和 DRC（設(shè)計(jì)規(guī)則檢查），確保修改不引入新問題。
物理實(shí)現(xiàn)與驗(yàn)證
在芯片版圖上標(biāo)注 ECO 修改的金屬層位置，生成 GDSII 文件，通過掩膜（Mask）制作局部修改的光罩，用于芯片后期加工。
量產(chǎn)前測試
對(duì) ECO 修改后的芯片樣品進(jìn)行全面測試，確認(rèn)缺陷修復(fù)且功能正常后，方可投入量產(chǎn)。
經(jīng)歷了這么一系列流程與注意事項(xiàng)，我們終于可以完成ECO，確保tapeout順利，獲得一塊good chip。
五、ECO 的局限性
修改范圍有限：僅適用于小規(guī)模修改（如少數(shù)門電路、單條信號(hào)路徑），無法處理大規(guī)模架構(gòu)變更（如新增處理器核心）。
測試復(fù)雜度增加：ECO 版本需與原始版本并行測試，確保修改的一致性和兼容性。
六、總結(jié)
ECO 是芯片設(shè)計(jì)流程中降低成本、縮短迭代周期的關(guān)鍵技術(shù)，其核心價(jià)值在于通過局部硬件或軟件修改，快速響應(yīng)設(shè)計(jì)缺陷與需求變更，尤其在先進(jìn)工藝節(jié)點(diǎn)下，對(duì)提升芯片研發(fā)效率和市場競爭力具有重要意義。
