BLDC驅動必修課：為何現(xiàn)代MOSFET驅動IC偏愛“上高下高”邏輯？

在無刷直流（BLDC）電機的控制系統(tǒng)中，6路PWM信號精準控制上下橋MOSFET的開關是核心。你是否注意到，驅動IC對PWM高低電平有效性的配置，經(jīng)歷了從“上高下低”到“上高下高”的顯著轉變？這背后不僅僅是邏輯定義的不同，更是技術與可靠性的進化。今天，我們就來揭秘這兩種PWM配置邏輯的本質與選擇依據(jù)。

圖：三相BLDC換相電路示意

一PWM控制基礎：理解“有效電平”

驅動IC的核心任務之一，是將來自MCU的低功率PWM信號“翻譯”成足以驅動MOSFET柵極的強信號。關鍵點在于，它需要明確定義PWM信號何種電平代表開啟對應的MOSFET。

“上高下高” (Active High for Both)：

1. 定義： 無論是上橋臂還是下橋臂MOSFET，其對應的PWM輸入高電平代表開啟指令；低電平代表關閉指令。
2. 示意：上橋PWM: 高電平 -> 上MOS管ON? 下橋PWM: 高電平 -> 下MOS管ON? 兩者低電平 -> 對應MOS管OFF
3. 核心要求： 絕不允許 同一相的上下橋PWM 同時為高電平，否則會造成可怕的直通短路（Shoot-Through），瞬間燒毀MOSFET！

圖：以屹晶微的EG2132為例，是典型的上高下高控制

2.“上高下低” (Active High for Top, Active Low for Bottom)：

1. 1. 定義： 上橋臂MOSFET對應的PWM輸入，高電平代表開啟；下橋臂MOSFET對應的PWM輸入，低電平代表開啟（相當于“有效低”）。示意：? 上橋PWM: 高電平 -> 上MOS管ON? 下橋PWM:

低電平

1. ?-> 下MOS管ON (注意這里是低電平有效！)? 上橋低電平且下橋高電平 -> 對應MOS管OFF核心要求： 絕不允許 同一相的PWM出現(xiàn) 上橋為高、下橋為低 的組合，這也是導致直通短路的致命組合！

圖：以屹晶微的EG2103為例，是典型的上高下低控制

二永恒不變的鐵律：嚴防死守“直通”

無論采用哪種邏輯配置，防止同一相的上下橋MOSFET同時導通是設計驅動的核心死命令。這是所有驅動IC設計中優(yōu)先級最高的任務?，F(xiàn)代驅動IC通常具備以下關鍵保護機制：

• 集成死區(qū)時間控制 (Integrated Dead Time)： 確保在上下橋切換的瞬間，預留一段兩者都關閉的安全時間，徹底杜絕因開關延遲導致的瞬態(tài)直通。高級防護電路： 針對可能引起意外導通的現(xiàn)象（如MOSFET關斷時柵極的電壓振鈴Ring、柵極承受過大的負壓dv/dt等），內置防護電路，大幅提升系統(tǒng)魯棒性。

圖：以屹晶微的EG2132的真值表為例

三歷史的烙?。簽楹卧恰吧细呦碌汀钡奶煜?？

回顧早期BLDC驅動方案，驅動IC的集成度、工藝水平和內部邏輯復雜度有限。想要在外部可靠地實現(xiàn)防止上高下低（即上橋高+下橋低）同時出現(xiàn)的直通組合，硬件邏輯上有一個“巧妙”的解決方案：使用簡單的與非門電路(NAND gate)。

圖：約20年前的無刷電機控制系統(tǒng)框圖，可見其復雜

“上高下低”的硬件優(yōu)勢： 對于下橋臂“低電平有效”的設計，將下橋的PWM輸入信號取反后再控制MOSFET，其邏輯恰好可以通過一個簡單的與非門實現(xiàn)。這種方案在當時硬件資源受限的情況下，成本低、實現(xiàn)相對簡單、可靠性滿足基本要求，因此“上高下低”邏輯成為了早期驅動設計的主流選擇。

四時代的進步：為何現(xiàn)在主流是“上高下高”？

技術的洪流滾滾向前?，F(xiàn)代柵極驅動IC的制造工藝、集成能力和設計復雜度已經(jīng)今非昔比。內部的數(shù)字邏輯、高精度死區(qū)控制、先進保護功能都高度集成化。在這種背景下，“上高下高”邏輯的優(yōu)勢被充分發(fā)揮，逐漸成為新設計的首選：

更高的抗干擾能力： “上高下低”要求MCU對下橋PWM輸出低電平作為有效開啟信號。在復雜的電磁環(huán)境中，低電平信號更容易受到干擾，誤觸發(fā)MOSFET開啟的風險略高。而“上高下高”的開啟都是高電平，干擾使其達到有效門檻的可能性相對較低。

更符合直覺的邏輯： “高電平開啟”對于大多數(shù)工程師來說，是更自然、更符合直覺的邏輯定義方式（比如繼電器的控制、普通GPIO點亮LED等）。設計理解和代碼編寫更容易，降低人為錯誤的可能性?！吧细呦碌汀钡幕旌线壿嫞ㄉ蠘蚋哂行?，下橋低有效）則需要額外的思維轉換，增加認知負擔。

上下電狀態(tài)更可靠： MCU在啟動或復位時，IO口往往處于默認的低電平或高阻態(tài)?！吧细呦赂摺边壿嬒拢@種默認狀態(tài)會自然地關閉所有MOSFET，帶來更高的上電安全性。而對于“上高下低”邏輯，MCU的下橋口在默認輸出低電平（或某些配置下的狀態(tài)）時，可能就對應于下橋MOSFET的意外開啟狀態(tài)，存在一定風險。簡化接口設計： 隨著驅動IC集成度提高，復雜的防直通邏輯都放在了IC內部，不需要再依賴外部的邏輯門電路。工程師只需關注“輸出高代表開啟”這一統(tǒng)一指令即可，接口設計更簡潔。

五總結：可靠性至上的選擇

驅動IC中PWM邏輯從“上高下低”到“上高下高”的演變，清晰地展現(xiàn)了技術升級的路徑：從早期依賴外部邏輯應對資源限制的“權宜之計”，發(fā)展到依托高度集成化IC實現(xiàn)內在邏輯優(yōu)化和可靠性提升的“最優(yōu)解”。

現(xiàn)代“上高下高”配置憑借其優(yōu)異的抗干擾性能、符合直覺的接口、更高的上下電安全性，以及對驅動IC先進內建保護機制的完美契合，成為了當今高性能、高可靠性BLDC控制系統(tǒng)設計的首選邏輯方案。

工程師小貼士： 在選用驅動IC設計新系統(tǒng)時，務必查閱數(shù)據(jù)手冊，明確其上下橋輸入的有效電平定義！多數(shù)現(xiàn)代芯片已默認采用“上高下高”邏輯。了解這一趨勢，有助于你做出更符合時代、更可靠的系統(tǒng)設計決策。