隔離式LVDS接口電路設計

低壓差分信號(LVDS)是低功耗、高速、點對點通信的既定
標準(TIA/EIA-644)。隔離LVDS接口的好處
有：保護器件免受故障影響(安全隔離)，以及增加魯棒性
(功能隔離)。

隔離式LVDS的應用包括安全隔離和/或電路板間、背板和
印刷電路板(PCB)通信鏈路的功能隔離。例如當LVDS背板
系統的一個或多個插卡有遭受高電壓瞬變的風險時，便可
使用安全隔離。隔離LVDS接口可確保這類故障條件不影
響系統中的其他電路。某些情況下使用功能隔離很有效，
例如測量設備。若在ADC和FPGA之間隔離LVDS鏈路，則
可提供浮動的接地層，提升測量數據的完整性，并降低來
自應用的其他部分的干擾。

ADuM3442為 ADN4663 LVDS驅動器的邏輯輸入以及 ADN4664LVDS驅動器的邏輯輸出提供數字隔離。除了使用 ADuM5000提供隔離式電源，在工業(yè)和儀器儀表應用中隔
離LVDS鏈路還面臨著許多挑戰(zhàn)，包括：

• 邏輯信號與LVDS驅動器/接收器隔離、確保電路總線端
  的標準LVDS通信。
• 高度集成的隔離僅使用兩個額外的寬體SOIC器件 ADuM3442 和 ADuM5000)來隔離標準LVDS器件 ADN4663 和 ADN4664)。
• 與傳統隔離(光耦合器)相比功耗更低。LVDS應用的特性
  之一是低功耗工作。
• 多通道隔離。LVDS應用中，使用并行通道以盡量增大
  數據吞吐量。本電路演示4通道隔離(本實例中采用兩條
  發(fā)射通道和兩條接收通道)。
• 工作速度高；最高工作速度達150 Mbps，輕松滿足基本
  LVDS的速度要求。