• 方案介紹
  • 相關(guān)推薦
申請(qǐng)入駐 產(chǎn)業(yè)圖譜

VGA控制時(shí)序Verilog（Modelsim仿真）

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

VGA時(shí)序控制

名稱：VGA時(shí)序控制（代碼在文末付費(fèi)下載）

軟件：Modelsim

語言：Verilog

要求：設(shè)計(jì)代碼實(shí)現(xiàn)VGA的控制時(shí)序，要求分辨率為640*480

演示視頻：

設(shè)計(jì)文檔：

設(shè)計(jì)文檔.jpg

代碼文件（付費(fèi)下載）：

點(diǎn)擊鏈接獲取代碼文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=132

相關(guān)推薦