加入星計(jì)劃,您可以享受以下權(quán)益:
吸收比指的是在同一次試驗(yàn)中,用2500V的搖表測(cè)得60s時(shí)的絕緣電阻值與15s時(shí)的絕緣電阻值之比。吸收比是指測(cè)量設(shè)備對(duì)地絕緣時(shí)60秒與15秒兩個(gè)時(shí)刻絕緣阻值的比值,由于給設(shè)備加直流電壓的時(shí)間長(zhǎng)度不同,對(duì)設(shè)備的潮濕等狀況的影響不同,因此比較2個(gè)時(shí)刻的比值,可以判斷設(shè)備是否是因?yàn)槌睗竦脑蛴绊懥私^緣電阻,絕緣受潮時(shí)吸收比最小值為1,干燥時(shí)吸收比均大于1。吸收比試驗(yàn),通常用于電容量較大的電氣設(shè)備。吸收比應(yīng)該和設(shè)備所處的具體環(huán)境相結(jié)合來(lái)考慮。
吸收比指的是在同一次試驗(yàn)中,用2500V的搖表測(cè)得60s時(shí)的絕緣電阻值與15s時(shí)的絕緣電阻值之比。吸收比是指測(cè)量設(shè)備對(duì)地絕緣時(shí)60秒與15秒兩個(gè)時(shí)刻絕緣阻值的比值,由于給設(shè)備加直流電壓的時(shí)間長(zhǎng)度不同,對(duì)設(shè)備的潮濕等狀況的影響不同,因此比較2個(gè)時(shí)刻的比值,可以判斷設(shè)備是否是因?yàn)槌睗竦脑蛴绊懥私^緣電阻,絕緣受潮時(shí)吸收比最小值為1,干燥時(shí)吸收比均大于1。吸收比試驗(yàn),通常用于電容量較大的電氣設(shè)備。吸收比應(yīng)該和設(shè)備所處的具體環(huán)境相結(jié)合來(lái)考慮。收起
查看更多安卓系統(tǒng) microLED
AR眼鏡_AR智能眼鏡安卓主板軟硬件設(shè)計(jì)方案_AR眼鏡定制開(kāi)發(fā)FPGA Quartus
基于VHDL語(yǔ)言的交通信號(hào)燈Quartus仿真開(kāi)關(guān)電源 電源管理
國(guó)產(chǎn)高性能異步降壓SL3073替代RT2862(36V 3A同步降壓)FPGA 數(shù)碼管
基于FPGA的定時(shí)器設(shè)計(jì)Verilog代碼Quartus仿真FPGA verilog
9999秒以?xún)?nèi)任意倒計(jì)時(shí)器,倒計(jì)完成有LED提示Verilog代碼ISE basys2開(kāi)發(fā)板無(wú)線(xiàn)通信 ble
CH9141藍(lán)牙串口透?jìng)鞣桨?,支持藍(lán)牙主機(jī)、從機(jī)和廣播模式FPGA verilog
30分鐘倒計(jì)時(shí)設(shè)計(jì)Verilog代碼Quartus仿真FPGA Quartus
出租車(chē)計(jì)價(jià)設(shè)計(jì)VHDL代碼Quartus仿真開(kāi)關(guān)電源 電源管理
RDR-734:8.4W開(kāi)放式框架電源,使用LinkSwitch-3,適用于家用電器開(kāi)關(guān)電源 AC-DC電源轉(zhuǎn)換器
RDR-648:150W功率因數(shù)校正(PFC)LLC電源,使用HiperPFS-4和HiperLCSFPGA verilog
1位全減器組成8位全減器設(shè)計(jì)Verilog代碼Quartus仿真FPGA verilog
堆棧寄存器設(shè)計(jì)Verilog代碼Quartus仿真c語(yǔ)言編程 windows
Windows下線(xiàn)程的競(jìng)爭(zhēng)與資源保護(hù)(win32-API)51單片機(jī) proteus仿真
基于51單片機(jī)的交通燈【簡(jiǎn)易,統(tǒng)一時(shí)間,調(diào)時(shí)】(仿真)FPGA verilog
多路彩燈控制器Verilog代碼Quartus仿真FPGA eda
單窗口排隊(duì)機(jī)電路設(shè)計(jì)VHDL代碼Quartus仿真51單片機(jī) proteus仿真
基于51單片機(jī)的車(chē)載防酒駕智能控制系統(tǒng)【酒精,溫度,點(diǎn)火,風(fēng)扇】(仿真)傳感器 觸摸芯片
四合一觸控演示版,集隔空、觸摸、滑條、旋鈕于一體FPGA verilog
16x16點(diǎn)陣滾動(dòng)顯示漢字可調(diào)整速度Verilog代碼Quartus仿真FPGA 控制器
基于VHDL語(yǔ)言的洗衣機(jī)控制器設(shè)計(jì)VHDL代碼Quartus仿真GPU 無(wú)線(xiàn)通信
MT8788(i500P)芯片規(guī)格參數(shù)_聯(lián)發(fā)科MTK8788安卓核心板/安卓主板解決方案FPGA verilog
一種數(shù)據(jù)通信系統(tǒng)設(shè)計(jì)Verilog代碼Quartus仿真開(kāi)關(guān)電源 電源管理
寬壓輸入SL3048 DC-DC轉(zhuǎn)換器:支持48V降12V 1A恒壓輸出FPGA verilog
警報(bào)控制電路設(shè)計(jì)Verilog代碼Quartus仿真FPGA verilog
8位流水燈設(shè)計(jì)Verilog代碼Quartus仿真電源管理 LED驅(qū)動(dòng)器
【awinic inside】艾為芯助力霍尼韋爾CK67,打造移動(dòng)計(jì)算“新旗艦”!FPGA verilog
單窗口排隊(duì)機(jī)電路Verilog代碼Quartus仿真FPGA verilog
電梯請(qǐng)求顯示系統(tǒng)Verilog代碼Quartus實(shí)驗(yàn)箱開(kāi)關(guān)電源 充電器
DER-665:10/18W QC 3.0 充電器,使用InnoSwitch3-CP芯片開(kāi)關(guān)電源 電源管理
DER-646:9W寬范圍,隔離反激式,帶開(kāi)關(guān)填谷電路,藍(lán)牙軌跡燈