VLIW+SIMD:解密AI芯片的并行計(jì)算基因
AI處理器需要處理大量的并行數(shù)據(jù),這對(duì)其并行度要求極高。處理器提升并行度的方式有多種,較為常見(jiàn)的策略有提升指令級(jí)別的并行度(Instruction Level Parallelism, ILP)、提升數(shù)據(jù)級(jí)別的并行度(Data Level Parallelism, DLP)以及提升線程級(jí)別的并行度(Thread Level Parallelism, TLP)。