加入星計(jì)劃,您可以享受以下權(quán)益:
FPGA(Field Programmable Gate Array)是在PAL (可編程陣列邏輯)、GAL(通用陣列邏輯)等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
FPGA(Field Programmable Gate Array)是在PAL (可編程陣列邏輯)、GAL(通用陣列邏輯)等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。收起
查看更多FPGA 數(shù)碼管
基于FPGA的定時(shí)提醒裝置Verilog實(shí)驗(yàn)箱驗(yàn)證FPGA 數(shù)碼管
用于籃球比賽的定時(shí)器verilog代碼FPGA verilog
音樂播放器設(shè)計(jì)Verilog代碼Quartus仿真FPGA 仿真
量程自動(dòng)轉(zhuǎn)換數(shù)字式頻率計(jì)設(shè)計(jì)VHDL代碼Quartus仿真FPGA 數(shù)碼管
數(shù)字測溫儀DS18B20溫度計(jì)顯示VHDL代碼FPGA verilog
通用交通燈帶倒計(jì)時(shí)quartus紅綠燈時(shí)間可調(diào)FPGA verilog
簡易交通燈不帶倒計(jì)時(shí)VIVADO紅綠燈verilog代碼FPGA 數(shù)碼管
路口交通信號(hào)燈控制紅綠燈交通燈倒計(jì)時(shí)verilog代碼FPGA 數(shù)碼管
洗衣機(jī)控制器洗衣機(jī)VHDL代碼FPGA 電子時(shí)鐘方案
可調(diào)時(shí)間帶鬧鐘功能的數(shù)字鐘電子鐘電子表FPGA vivado
羽毛球記分牌設(shè)計(jì)VHDL代碼VIVADO仿真FPGA verilog
串行數(shù)據(jù)通信系統(tǒng)設(shè)計(jì)Verilog代碼VIVADO仿真FPGA 數(shù)碼管
模塊化設(shè)計(jì)數(shù)字時(shí)鐘Verilog代碼Quartus仿真FPGA vivado
基于FPGA的三位數(shù)的非負(fù)加法器設(shè)計(jì)VHDL代碼VIVADO仿真FPGA 數(shù)碼管
基于FPGA的多功能數(shù)字鐘設(shè)計(jì)Verilog代碼ISE開發(fā)板