加入星計劃,您可以享受以下權(quán)益:
FPGA(Field Programmable Gate Array)是在PAL (可編程陣列邏輯)、GAL(通用陣列邏輯)等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
FPGA(Field Programmable Gate Array)是在PAL (可編程陣列邏輯)、GAL(通用陣列邏輯)等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。收起
查看更多FPGA 數(shù)碼管
基于FPGA的定時提醒裝置Verilog實(shí)驗(yàn)箱驗(yàn)證FPGA 數(shù)碼管
用于籃球比賽的定時器verilog代碼FPGA verilog
音樂播放器設(shè)計Verilog代碼Quartus仿真FPGA 仿真
量程自動轉(zhuǎn)換數(shù)字式頻率計設(shè)計VHDL代碼Quartus仿真FPGA 數(shù)碼管
數(shù)字測溫儀DS18B20溫度計顯示VHDL代碼FPGA verilog
通用交通燈帶倒計時quartus紅綠燈時間可調(diào)FPGA verilog
簡易交通燈不帶倒計時VIVADO紅綠燈verilog代碼FPGA 數(shù)碼管
路口交通信號燈控制紅綠燈交通燈倒計時verilog代碼FPGA 數(shù)碼管
洗衣機(jī)控制器洗衣機(jī)VHDL代碼FPGA 電子時鐘方案
可調(diào)時間帶鬧鐘功能的數(shù)字鐘電子鐘電子表FPGA vivado
羽毛球記分牌設(shè)計VHDL代碼VIVADO仿真FPGA verilog
串行數(shù)據(jù)通信系統(tǒng)設(shè)計Verilog代碼VIVADO仿真FPGA 數(shù)碼管
模塊化設(shè)計數(shù)字時鐘Verilog代碼Quartus仿真FPGA vivado
基于FPGA的三位數(shù)的非負(fù)加法器設(shè)計VHDL代碼VIVADO仿真FPGA 數(shù)碼管
基于FPGA的多功能數(shù)字鐘設(shè)計Verilog代碼ISE開發(fā)板FPGA Quartus
基于FPGA的電子密碼鎖的設(shè)計VHDL代碼Quartus仿真FPGA verilog
VIVADO售貨機(jī)verilog代碼Nexys4開發(fā)板FPGA 定時器
Quartus洗衣機(jī)控制器Verilog代碼遠(yuǎn)程云端平臺FPGA verilog
序列檢測器Verilog代碼Quartus軟件AX301開發(fā)板FPGA 數(shù)碼管
學(xué)號滾動顯示verilog代碼vivado軟件ego1開發(fā)板FPGA 數(shù)碼管
vivado數(shù)字密碼鎖verilog帶詳細(xì)設(shè)計報告ego1開發(fā)板驗(yàn)證FPGA 數(shù)碼管
VIVADO數(shù)字式秒表設(shè)計Basys3開發(fā)板Verilog代碼FPGA verilog
溫濕度傳感器DHT11通過串口UART輸出verilog語言Basys3FPGA 數(shù)碼管
羽毛球計分器Basys3開發(fā)板VHDL代碼帶設(shè)計報告FPGA 矩陣鍵盤
基于8位LED燈的打地鼠游戲設(shè)計VHDL代碼Basys2開發(fā)板FPGA 數(shù)碼管
Basys2開發(fā)板的數(shù)字鐘可調(diào)時verilog代碼電子鐘時分秒顯示FPGA verilog
8路彩燈控制器basys2開發(fā)板ISE流水燈verilog代碼FPGA 數(shù)碼管
數(shù)字鐘VHDL電子時鐘DE1-SOC開發(fā)板數(shù)字時鐘報時FPGA verilog
辯論賽控制器DE0-CV開發(fā)板verilog答辯計時FPGA verilog
DE1-SOC板電子密碼鎖4位數(shù)字密碼鎖verilog數(shù)碼管顯示